Kim 2014 · DRAM 교란 오류 실험
Flipping bits in memory without accessing them: An experimental study of DRAM disturbance errors
DDR3 129개 모듈을 교란 시험한 기반 연구다. Activation·refresh·데이터 패턴·반복성에 따라 오류 분포가 달라지는 것을 실험한다.
Yoongu Kim; Ross Daly; Jeremie Kim; Chris Fallin; Ji Hye Lee; Donghyuk Lee; Chris Wilkerson; Konrad Lai; Onur Mutlu
2014 ACM/IEEE 41st International Symposium on Computer Architecture (ISCA) · 2014
원문에서 읽은 핵심
근거와 조건2008–2014 제조 DDR3 129 모듈·972 칩을 시험해 110 모듈·836 칩에서 교란 오류를 관찰했다. 제조사는 A/B/C로 익명화했다. 근거 유형: DDR3 실험 표본.
기본 시험은 50±2 °C, activation interval55 ns, refresh interval64 ms, RowStripe 및 역 패턴이다. 대표 3 모듈 첫 bank의 오류 발생 최소 activation은 139K/155K/284K다. 근거 유형: FPGA 교란 실험.
데이터 패턴에 따라 오류 수가 크게 달랐다. A23의 Solid/RowStripe는 112123/1318603, B11은 12050/320095, C19은 57/20770이며 각 값은 패턴과 역 패턴의 합이다. C19의 최대는 Checkered29283이다. 근거 유형: 데이터 패턴 실험.
대표 3 모듈 첫 bank의 10회 반복에서 매회 오류를 보인 victim은 78.3/74.4/73.2%이고 한 번만 오류를 보인 victim은 3.14/4.86/4.76%다. 근거 유형: 반복성과 표본 관측.
10초 무접근·무 refresh로 찾은 weak cell과 교란 victim의 교집합은 700/220/19개였다. 각 모듈의 weak cell은 984K/993K/1.22M이었다. 근거 유형: 보존·교란의 분리 시험.
동일 64-bit word에서 복수 오류를 관찰했으며 aggressor/victim 논리주소는 주로 ±1에 집중했다. Row remapping과 주소 매핑을 물리 인접성 해석 변수로 논의한다. 근거 유형: 주소·오류 다중도 분석.