개념과 개념을 연결하는 말.
처음 보는 용어도, 익숙하지만 헷갈리는 개념도 원문 근거와 함께 살펴보세요.
4F²
4F2 · 4f2 · 4F^24F²는 한 셀의 면적을 4×F²로 나타내는 표기입니다. F는 비교에 사용하는 최소 feature 길이, 즉 최소 설계 치수이며 2F×2F의 셀 footprint가 대표적입니다. 채널 재료·gate 배치·BL/SN 접속 방식과 F의 기준은 각 논문의 구조·설계 규칙으로 읽습니다.
1T1C
셀 · DRAM cell · 비트셀한 접근 트랜지스터와 한 저장 커패시터로 구성한 셀입니다. WL이 통로를 제어하고 저장 노드의 전하를 BL과 공유해 읽습니다.
VCT
수직 채널 · vertical channel transistor · 수직트랜지스터채널 전류 경로를 높이 방향으로 배치한 접근 트랜지스터입니다. 길이·두께·전극·접합 구성에 따라 정전기와 전하 손실이 달라집니다.
VG
vertical gate · 수직 게이트 · vertical-gateVertical Gate의 약자입니다. Park·Chu의 Si VG는 수직 Si pillar를 main gate가 둘러싸고 인접 주 게이트 사이에 shared BG를 배치한 구조입니다. VCT는 채널 전류 경로의 수직 배치를 강조하고 VG는 게이트 구조를 강조하는 명칭으로, 이 Si 셀은 두 표현으로 설명할 수 있습니다.
GAA
gate all around · gate-all-aroundGate가 채널을 둘러싸는 구성입니다. 전계 제어와 표면·접합·접촉 형상을 함께 읽습니다.
BG
back gate · 백게이트 · 후면 게이트 · shared BG채널 전위를 조절하는 별도 전극입니다. Shared BG의 Vth/PGE 제어와 Ion·SS의 절충을 각 구조·바이어스에서 비교합니다.
BL
bitline · bit line · 비트라인셀과 센스앰프 사이의 전하·전압 경로입니다. 총부하 C_BL과 인접 선의 coupling을 별도 성분으로 읽습니다.
WL
wordline · word line · 워드라인접근 트랜지스터의 gate를 구동하는 배선입니다. 분포 RC·주변 회로·이웃 전극과의 결합이 동작에 영향을 줍니다.
SN
storage node · 저장노드커패시터와 접근 소자가 연결된 저장 전하의 노드입니다. 전압·용량·누설·동적 교란을 함께 봅니다.
SNC
storage node contact · 저장 노드 접촉저장 노드를 소자·배선에 연결하는 접촉입니다. 형성 순서·geometry·계면 저항은 공정과 회로를 연결합니다.
C_S
Cs · 저장 용량 · 커패시턴스저장 커패시터의 용량입니다. 같은 전압에서 저장 전하를 정하고 C_BL과의 비율이 초기 BL 신호에 들어갑니다.
C_BL
CBL · BL 용량 · 비트라인 용량BL 경로의 총용량입니다. 직접 BL coupling은 그중 특정 상호 성분이며, 총용량과 직접 상호 결합은 전체와 성분의 관계로 구분해 읽습니다.
전하 공유
charge sharing · charge-sharing · 전하공유접근 소자가 켜진 뒤 저장 노드와 BL이 전하를 나누며 작은 BL 전압 차이를 만드는 단계입니다. 이후 SA 증폭·복원으로 이어집니다.
BLSA
sense amplifier · 센스앰프 · SA작은 BL 차동 신호를 증폭하는 회로입니다. 초기 신호·동적 잡음·입력 offset·배치와 enable 시점을 함께 고려합니다.
SWD
sub wordline driver · 서브워드라인 드라이버WL을 구동하는 주변회로입니다. COP 배치와 입력 신호 수·추가 transistor·배선 자원이 연결됩니다.
Sense margin
센싱 여유 · 감지 여유사용 가능한 BL 신호를 손실·변동성·SA offset과 비교한 여유입니다. 논문이 쓰는 초기/잔여/최종 margin 정의를 구분합니다.
SA offset
offset · 오프셋 · 입력 불일치센스앰프 내부 불일치에 따른 입력 기준 차이입니다. Lee의 모델은 잔여 BL 신호와 3σ offset을 비교합니다.
FBE
floating body effect · 플로팅 바디Body 전위가 생성·축적된 전하에 반응해 전류·저장 전하 손실에 영향을 주는 현상입니다. Junction·gate·동작 파형을 함께 봅니다.
GIDL
gate induced drain leakage · 게이트 유도 드레인 누설Gate/drain 고전계와 연결되는 누설입니다. Yoo는 SFT의 transverse BTBT와 VCT의 longitudinal BTBT를 구분합니다.
BTBT
band to band tunneling · 밴드간 터널링전계·에너지 밴드·터널링 폭과 연결되는 누설 경로입니다. 접합·채널 치수와 bias가 기여를 바꿉니다.
SS
subthreshold swing · 서브스레숄드 스윙Gate 전압에 따른 subthreshold 전류의 변화율입니다. 작은 값의 의미와 Ion·BG 제어·누설의 절충을 함께 읽습니다.
Retention
보존 · 보존시간저장 상태를 읽을 수 있게 유지하는 특성입니다. 대기 조건과 active/dynamic 자극, 온도·전압·데이터 패턴을 구분합니다.
Refresh
리프레시 · 재생저장 상태를 주기적으로 읽고 복원하는 동작입니다. 보존·온도·전력·시간 예산과 연결됩니다.
RowHammer
row hammer · 행 교란 · 교란 오류반복적인 이웃 행 접근이 저장 오류에 영향을 주는 교란입니다. Kim2014의 DDR3 실험은 activation·refresh·패턴·반복 조건을 제공합니다.
BLS
bit line shielding · BL shield · 차폐인접 BL의 결합 경로를 조절하는 구조입니다. 잡음 감소와 추가 BL 부하의 절충을 비교합니다.
Twist
BL twist · 배선 꼬기 · 극성 교차BL/BLB 연결·배치의 대칭성을 이용해 차동 결합을 조절하는 방법입니다. Single/triple의 1차 효과와 2차 잔여 경로, 능동 BLSA 구성을 구분합니다.
COP
cell on peripheral · cell-over-peri · 셀온페리 · PUC셀과 주변회로의 공간을 수직으로 활용하는 집적 방향입니다. 각 논문의 wafer 연결 방식·배치·후속 접속 경로를 함께 명시합니다.
CBA
CMOS bonded array · 본딩 어레이Cell과 peripheral을 본딩으로 연결하는 구조 표현입니다. Lee는 dielectric·through-Si·HCB 후보의 geometry·기생성분을 모델로 비교합니다.
HCB
hybrid copper bonding · hybrid bonding · 하이브리드 본딩Cu–Cu 전기 접속과 유전체 접합을 결합하는 집적 기술입니다. Pad·표면·정렬·열 이력·후속 경로가 품질을 정합니다.
Fusion bonding
퓨전 본딩 · 유전체 본딩Park의 구조에서는 유전체끼리 접합한 뒤 inter-wafer contact로 전기 경로를 형성합니다. Cu-pad HCB와 단계·계면을 구분합니다.
Overlay
정렬 · 오버레이Mask 또는 접속 구조 사이의 상대 위치 오차입니다. Wafer 변형·CD·landing geometry·공정 순서와 연결해 읽습니다.
Warpage
bow · 휨 · 웨이퍼 변형Wafer의 거시적 형상 변화입니다. Kim의 top-wafer 잔류응력·flip/chuck 조건과 bond-front 진행·edge void가 연결됩니다.
Void
보이드 · edge void · 빈 공간접합 계면의 공간 결함입니다. 개수·크기·위치와 검사 감도·영역을 함께 보존하고 die·접속 영향과 연결합니다.
ALD
atomic layer deposition · 원자층 증착박막·채널·gate 등의 형성에 사용하는 증착 방식입니다. 전극 산화·막 조성·gate pinch-off는 각 재료와 흐름에서 읽습니다.
열 예산
thermal budget · 열 이력 · anneal선행 구조가 받는 온도·시간·분위기의 이력입니다. Activation·확산·계면 교환·재료 내성을 함께 고려합니다.
Planarization
평탄화 · CMP접합면과 후속 형상을 준비하는 평탄화입니다. Lee의 공정 순서 모델과 Kim의 roughness 실험은 각 목적·조건의 근거입니다.
a-IGO
IGO · InGaO · 비정질 InGaOJung의 Zn이 없는 amorphous InGaO 채널입니다.100 nm VCT의 550 °C N₂ 열 안정성과 평면 NBTI는 별도 시험입니다.
IGZO
InGaZnO · 산화물 채널In·Ga·Zn·O 계열 채널입니다. 전극·유전체·조성·산소/수소·후처리와 구동·누설·신뢰성이 연결됩니다.
NBTI
negative bias temperature instability · 음바이어스 열화음의 gate bias와 온도를 가한 시간 의존 시험입니다. Jung의 평면 E2/IGO 시험은 85 °C·−2 MV/cm·2000 s 조건입니다.
PBTI
positive bias temperature instability · 양바이어스 열화양의 gate stress와 온도를 가한 시험입니다. Lin은 양/음 Vth 성분과 relaxation을 분리해 측정·모델링합니다.
수소와 산소공공
hydrogen · oxygen vacancy · H_O · H_i · V_OLin의 평면 ALD IGZO 기반 연구에서 PBTI의 여러 성분과 연결되는 메커니즘입니다. FGA·반응물 대조와 DFT·성분 모델을 각 근거로 읽습니다.
TDDB
time dependent dielectric breakdown · 시간 의존 절연 파괴전계 stress에 따른 절연막 파괴 시간을 통계적으로 평가하는 시험입니다. 온도·전계·면적·분포와 수명 가속 모델을 함께 봅니다.
Weibull
와이블 · beta · β시간·고장확률 분포를 다루는 표현입니다. Kamiyama의 최적 A+B 공정 β=1.6과 hole 수 정규화는 해당 TDDB 조건의 결과입니다.
tRCD·tRAS·tWR·tRP
timing · 타이밍 · tRCD · tRAS · tWR · tRP전하 공유·증폭·복원·쓰기·프리차지에 연결된 시간 제약입니다. 조건별 profiling과 회로 모델, 시스템 결과를 구분해 읽습니다.
WIP
work in process · 재공 · 재공품현재 시스템이나 queue에 남은 wafer/lot 수입니다. 시점·공정·제품 mix와 완료량을 함께 정의합니다.
Throughput
처리량 · 완료량고정한 기간의 완료 수입니다. Stöckermann의 지표는 episode completed wafers이며 납기 지연과 함께 최적화합니다.
Cycle time
CT · 사이클타임 · 생산 소요시간투입부터 완료까지의 시간입니다. 처리·대기·이송·보류 및 reentrant 경로를 포함해 정의합니다.
Gross die
DPW · die per wafer · 다이 수배치 geometry에서 계산한 wafer당 die 수입니다. Yoon의 >20%는 같은 design rules의 면적 활용 지표이며 최종 양품 수와 분모를 구분합니다.
SPC
statistical process control · 통계적 공정관리동일 측정 정의·분모·장비/recipe 조건의 시계열을 이용해 변화를 추적하는 관리 방법입니다. 이 사이트에서는 원문 품질 근거를 생산 데이터와 연결하는 적용 개념입니다.
CoO
cost of ownership · 양품당 비용 · 원가같은 범위의 비용과 최종 양품 수를 대응시키는 관리 관점입니다. 실제 수치는 fab·본딩·검사·조립의 기간·수량·비용 데이터로 계산합니다.
검증 유형
실측 · 측정 · TCAD · SPICE · 외삽 · 모델제작·전기 측정, TCAD/회로 시뮬레이션, 수명 외삽, 저자/검토자 해석을 나누어 표시합니다. 수치는 구조·조건·분모와 함께 사용합니다.