Al-Ars 2006 · 결합과 BL twist

모델은 folded BL 3쌍으로 구성되며 각 쌍에 2×2 active cells, sense amplifier, precharge devices, 제거된 셀을 보상하는 load cells/기생성분을 둔다. BSIM3v3를 사용하고 Cb=Cbb+Cbr=10Cbb이다. Pre-sense noise의 ΔV1/V1≈1/(2+Cbr/Cbb)≈1/11과 post-sense의 ΔV2≈αCbb(Δt)³/Cb²를 분리한다. 조건: 증거 종류: 해석식 + BSIM3v3 SPICE 결함 시뮬레이션; 모델 구성: Folded BL 3쌍, 각 2×2 active cells + 보상 loads; sense amp/precharge/output buffer/write driver; Capacitance 정의: Cbb: 분포 BL coupling 합; Cbr: WL·substrate 등 나머지 성분; Cb=Cbb+Cbr=10Cbb; 공정 모델 구분: §V BL coupling 검증 0.20 µm; §VII twist 검증 0.14 µm; 결함·상태 sweep: 10kΩ≤Rop≤10MΩ; GND≤Vc≤VDD; Fig. 14는 Rop10–10000kΩ·Vc0–2 V; 시험 가정: Cell resistive open, 정상 precharge, 동일 WL의 두 aggressor, 4개 BG; ΔVc≤0.05 V에서 반복 write 종료 근거 유형: 해석식·BSIM3v3 SPICE 저항성 단선 결함 모델.

BG 순서는 위 aggressor–victim–아래 aggressor다. Victim이 x일 때 pre-sense의 worst BG는 x̄xx이고 post-sense는 xxx이다. Pre-sense에서 위 경로는 약 1/11², 아래 경로는 약 1/11의 영향을 갖지만 post-sense는 두 aggressor가 모두 1차 영향을 준다. 두 시점의 결합 방향은 부분적으로 반대다. 조건: 증거 종류: 해석식 + BSIM3v3 SPICE 결함 시뮬레이션; 모델 구성: Folded BL 3쌍, 각 2×2 active cells + 보상 loads; sense amp/precharge/output buffer/write driver; Capacitance 정의: Cbb: 분포 BL coupling 합; Cbr: WL·substrate 등 나머지 성분; Cb=Cbb+Cbr=10Cbb; 공정 모델 구분: §V BL coupling 검증 0.20 µm; §VII twist 검증 0.14 µm; 결함·상태 sweep: 10kΩ≤Rop≤10MΩ; GND≤Vc≤VDD; Fig. 14는 Rop10–10000kΩ·Vc0–2 V; 시험 가정: Cell resistive open, 정상 precharge, 동일 WL의 두 aggressor, 4개 BG; ΔVc≤0.05 V에서 반복 write 종료 근거 유형: 해석식·BSIM3v3 SPICE 저항성 단선 결함 모델.

BL–access transistor 사이 resistive open을 10kΩ–10MΩ로, floating Vc를 GND–VDD로 sweep하여 read1/0 경계 Vcs를 구한다. 0.20 µm 기본 모델은 pre-sense가 지배한다. Cbr/2 모델은 victim0에서 post-sense, victim1에서 pre-sense가 지배하는 혼합 결과를 보인다. 조건: 증거 종류: 해석식 + BSIM3v3 SPICE 결함 시뮬레이션; 모델 구성: Folded BL 3쌍, 각 2×2 active cells + 보상 loads; sense amp/precharge/output buffer/write driver; Capacitance 정의: Cbb: 분포 BL coupling 합; Cbr: WL·substrate 등 나머지 성분; Cb=Cbb+Cbr=10Cbb; 공정 모델 구분: §V BL coupling 검증 0.20 µm; §VII twist 검증 0.14 µm; 결함·상태 sweep: 10kΩ≤Rop≤10MΩ; GND≤Vc≤VDD; Fig. 14는 Rop10–10000kΩ·Vc0–2 V; 시험 가정: Cell resistive open, 정상 precharge, 동일 WL의 두 aggressor, 4개 BG; ΔVc≤0.05 V에서 반복 write 종료 근거 유형: 해석식·BSIM3v3 SPICE 저항성 단선 결함 모델.

Single twist는 1차 post-sense coupling을 상쇄하고 pre-sense를 거의 절반으로 줄인다. Triple twist는 1차 pre/post-sense 성분을 true/complementary BL의 공통모드로 만들어 차동 입력에서 상쇄한다. 이 분석은 직접 BL–BL 결합의 대칭성을 가정한다. 조건: 증거 종류: 해석식 + BSIM3v3 SPICE 결함 시뮬레이션; 모델 구성: Folded BL 3쌍, 각 2×2 active cells + 보상 loads; sense amp/precharge/output buffer/write driver; Capacitance 정의: Cbb: 분포 BL coupling 합; Cbr: WL·substrate 등 나머지 성분; Cb=Cbb+Cbr=10Cbb; 공정 모델 구분: §V BL coupling 검증 0.20 µm; §VII twist 검증 0.14 µm; 결함·상태 sweep: 10kΩ≤Rop≤10MΩ; GND≤Vc≤VDD; Fig. 14는 Rop10–10000kΩ·Vc0–2 V; 시험 가정: Cell resistive open, 정상 precharge, 동일 WL의 두 aggressor, 4개 BG; ΔVc≤0.05 V에서 반복 write 종료 근거 유형: 해석식·BSIM3v3 SPICE 저항성 단선 결함 모델.

독립적인 0.14 µm 모델의 Vcs 곡선에서 solid BL은 xxx, single twist는 x̄xx, triple twist는 xxx가 worst BG다. Triple twist에서는 BL–WL–BL 같은 2차 경로의 post-sense 효과가 드러난다. Fig. 14 축은 Vc=0–2 V와 Rop=10–10000kΩ이며 세 layout의 데이터 배경별 감지 경계를 비교한다. 조건: 증거 종류: 해석식 + BSIM3v3 SPICE 결함 시뮬레이션; 모델 구성: Folded BL 3쌍, 각 2×2 active cells + 보상 loads; sense amp/precharge/output buffer/write driver; Capacitance 정의: Cbb: 분포 BL coupling 합; Cbr: WL·substrate 등 나머지 성분; Cb=Cbb+Cbr=10Cbb; 공정 모델 구분: §V BL coupling 검증 0.20 µm; §VII twist 검증 0.14 µm; 결함·상태 sweep: 10kΩ≤Rop≤10MΩ; GND≤Vc≤VDD; Fig. 14는 Rop10–10000kΩ·Vc0–2 V; 시험 가정: Cell resistive open, 정상 precharge, 동일 WL의 두 aggressor, 4개 BG; ΔVc≤0.05 V에서 반복 write 종료 근거 유형: 해석식·BSIM3v3 SPICE 저항성 단선 결함 모델.

직접 결합을 제거한 triple twist에도 2차 성분 f(ΔV2−ΔV1)가 남는다. 0<f<1에서 V3t>V1t가 가능한 조건은 f>ΔV1/[4(ΔV2−ΔV1)]이며, 가능한 f의 존재 조건으로 ΔV2>5ΔV1/4를 얻는다. 이는 post-sense가 충분히 클 때 triple twist가 single twist보다 큰 잔여 결합을 가질 수 있음을 설명한다. 조건: 증거 종류: 해석식 + BSIM3v3 SPICE 결함 시뮬레이션; 모델 구성: Folded BL 3쌍, 각 2×2 active cells + 보상 loads; sense amp/precharge/output buffer/write driver; Capacitance 정의: Cbb: 분포 BL coupling 합; Cbr: WL·substrate 등 나머지 성분; Cb=Cbb+Cbr=10Cbb; 공정 모델 구분: §V BL coupling 검증 0.20 µm; §VII twist 검증 0.14 µm; 결함·상태 sweep: 10kΩ≤Rop≤10MΩ; GND≤Vc≤VDD; Fig. 14는 Rop10–10000kΩ·Vc0–2 V; 시험 가정: Cell resistive open, 정상 precharge, 동일 WL의 두 aggressor, 4개 BG; ΔVc≤0.05 V에서 반복 write 종료 근거 유형: 해석식·BSIM3v3 SPICE 저항성 단선 결함 모델.