4F² DRAM 연구실 | 논문에서 구조까지

LEARNING GOALS

읽고 나면 설명할 수 있어요.

BL의 전체 용량과 이웃 배선 사이 결합 용량을 구분한다.
전환 시점·극성·위치가 잡음에 미치는 이유를 설명한다.
차폐와 배치가 신호·면적·접속 저항을 바꾸는 관계를 읽는다.

먼저 보는 기본 개념

배선은 신호를 전달하면서, 옆 선에도 영향을 줍니다.

1위쪽 선에서 전압이 바뀌는 부분을 보세요.
2두 선 사이의 용량을 통해 아래 선에도 변화가 전달됩니다.
3읽으려는 작은 신호와 옆 선이 만든 변화를 구분하는 것이 중요합니다.

배선의 총부하와 이웃 선 사이의 결합을 함께 살펴봅니다.

학습용 일반 개념도

배선도 전하를 저장한다

BL은 금속선이지만 주변 전극과 절연막을 사이에 두고 놓이므로 전하를 저장할 수 있습니다. BL에 연결된 모든 용량을 합한 값이 전체 BL 커패시턴스 C_BL입니다. 전하공유에서 셀이 마주하는 부하가 이 값입니다.

전체 부하 안에는 기판·채널·주변 배선으로 향하는 여러 경로가 들어갑니다. 그중 이웃 BL과 전하를 주고받는 성분을 BL 간 결합 용량이라고 부릅니다. 전체 부하와 특정 이웃을 향한 성분을 나누어 보면, 읽기 신호와 잡음을 각각 설명할 수 있습니다.

이웃 전압이 빠르게 변하면 내 BL도 흔들린다

두 BL 사이에 결합 용량이 있으면 두 선의 전압 차이가 변할 때 순간 전류가 흐릅니다. 같은 결합 용량에서도 전압 변화가 빠를수록 순간 전류가 커집니다. 큰 폭으로 증폭 중인 이웃 BL이 작은 읽기 신호에 영향을 주는 이유입니다.

아래 식의 C_coupling은 두 선 사이의 결합 용량입니다. V_aggressor는 영향을 주는 선, V_victim은 영향을 받는 선의 전압을 뜻합니다. 두 전압 차이가 시간에 따라 얼마나 빠르게 변하는지에 비례해 결합 전류 i_coupling이 정해집니다.

센스 앰프를 켜기 전과 후에는 신호 크기와 회로 상태가 다릅니다. 이웃의 데이터가 같은 방향인지 반대 방향인지, 증폭 시작이 얼마나 어긋나는지도 살펴보세요. 잡음의 방향과 크기는 이 동작 순서에 연결됩니다.

핵심 관계식

i_{\mathrm{coupling}} = C_{\mathrm{coupling}}\frac{\mathrm{d}\!\left(V_{\mathrm{aggressor}} - V_{\mathrm{victim}}\right)}{\mathrm{d}t}

결합 용량을 일정하게 보는 식입니다. 두 선의 전압 차이가 변할 때 aggressor에서 victim으로 흐르는 방향을 양으로 둡니다.

$i_{\mathrm{coupling}}$: 용량성 결합 전류 (A)
$C_{\mathrm{coupling}}$: 두 선 사이의 상호 용량 (F)
$V_{\mathrm{aggressor}},\ V_{\mathrm{victim}}$: 전환을 일으키는 선과 영향을 받는 선의 전압 (V)
$t$: 시간 (s)

긴 배선은 한 번에 같은 전압이 되지 않는다

배선을 작은 구간으로 나누면 각 구간에 저항과 커패시턴스가 있습니다. 한쪽에서 전압을 바꾸어도 모든 위치가 동시에 같은 전압에 도달하는 데에는 시간이 걸립니다. 이를 분포 RC의 동작으로 다룹니다.

같은 총용량이라도 신호가 들어오는 위치와 센스 앰프까지의 거리, 중간 저항이 다르면 파형이 달라집니다. 회로 시뮬레이션에서는 배선을 여러 구간으로 나누어 이러한 차이를 계산합니다.

수직 채널 셀의 치수를 바꿀 때도 배선의 폭·겹침·간격이 함께 달라질 수 있습니다. 셀의 평면 배치에서 전류의 경로와 이웃 선과 가까운 구간을 찾아보면, 저항과 결합이 커지는 위치를 예상할 수 있습니다.

차폐를 넣으면 부하와 결합은 어떻게 변할까?

전체 BL 부하를 작게 만드는 것과 이웃 결합을 줄이는 것은 어떻게 연결될까요? 아래 모델에서 차폐 없음·전체 차폐·부분 차폐의 C_BL은 5.8·14.8·11.1 fF이고, 직접 BL 결합은 3.96·0.47·2.76 fF입니다. 차폐 전극이 이웃으로 향하는 결합을 줄이는 동시에 BL이 마주하는 전체 용량을 늘리는 관계가 보입니다.

배선의 위치를 교차시키는 twist는 잡음이 두 센싱 입력에 들어오는 방식과 극성을 조절합니다. Folded-BL 기반 모델의 single twist는 1차 post-sense 결합을 상쇄하고 pre-sense 성분을 거의 절반으로 줄입니다. Triple twist는 두 시점의 1차 성분을 공통모드로 옮기며, 이후에는 BL–WL–BL 같은 2차 경로도 드러납니다.

이 twist 결과의 소자 모델 조건은 0.20/0.14 µm입니다. 수직 셀에 적용한 folded-like twisted BLSA는 인버터까지 포함하는 능동 회로 구성입니다. 배선 교차와 회로 연결을 각각 짚어 보면 잡음을 줄이는 원리를 구분할 수 있습니다.

전체 부하가 작아진 BL에서 이웃 결합은 얼마나 큰 비중일까요?

먼저 검은 BL과 빨간 직접 결합 기호를 찾습니다.
왼쪽과 오른쪽의 CBL 값, C_BL-BL 백분율을 각각 비교합니다.
위 파형에서 작은 전하공유 신호와 큰 D1/D0 전환의 높이를 대비합니다.

작은 전하공유 신호와 큰 이웃 전환을 같은 배선에서 다루므로 전체 부하와 결합 경로를 함께 설계합니다.

**Fig. 9**
6F²와 4F² 모델의 BL 기생성분. 총 CBL 감소와 직접 BL 결합 증가를 서로 다른 항으로 읽는다.
그림 정보
Kiseok Lee 외, 2026, Fig. 9, DOI 10.1109/jxcdc.2026.3704358. 원본 그림의 패널·축을 유지한 추출 이미지. CC BY 4.0.
PDF p. 6 · CC BY 4.0

겹침 배치와 접속부까지 전류의 길 따라가기

소자 치수를 유지한 채 배치만 바꾸면 얼마나 작아질까요? 아래 평면도에서는 BL과 채널의 부분 겹침을 바꾸어 셀 면적을 446.5→408.5 nm², 약 8.5% 줄입니다. 면적을 읽은 뒤에는 전류가 흐르는 접속 면적과 이웃까지의 간격도 함께 살펴봅니다.

층을 연결하는 via와 접합 pad에도 저항이 있습니다. 여러 via를 넣으면 전류가 각 위치에 균일하게 나뉘는지 살펴볼 필요가 있습니다. 금속을 작은 저항망으로 나누면 접속부의 위치에 따른 전류 집중을 계산할 수 있습니다.

이 접속 저항 모델은 유한요소해석과의 차이가 1% 미만이며, 수평 등가 패턴의 실험 경향으로도 비교됩니다. 실제 층간 연결에 적용할 때는 pad·via·line의 형상과 계면의 접촉 비저항을 입력합니다.

면적을 줄인 배치에서 전류가 들어오는 겹침은 어떻게 달라질까요?

먼저 D와 E의 노란 단위 셀 경계와 반복되는 반원형 전극을 찾습니다.
좌우 셀의 정렬과 단위 셀 경계 안에 들어오는 형상을 비교합니다.
446.5→408.5 nm² 면적 변화와 오른쪽의 부분 겹침을 연결합니다.

배치 최적화는 같은 소자 치수에서 면적을 바꾸므로 접속과 주변 배선의 조건도 함께 읽습니다.

**Fig. 6**
Generation D/E의 full/partial BL–channel overlap 배치. 같은 핵심 치수에서 단위 셀 면적은 446.5→408.5 nm²로 변한다.
그림 정보
Jahyun Gu 외, 2026, Fig. 6, DOI 10.1109/access.2026.3735381. 원본 그림의 패널·축을 유지한 추출 이미지. CC BY 4.0.
PDF p. 5 · CC BY 4.0

TAKEAWAYS

핵심을 연결해 볼까요?

BL 전체 부하는 전하공유 신호, 이웃 결합은 전환 잡음의 경로와 연결된다.
저항과 용량의 위치, 데이터 극성, 증폭 시점이 파형을 바꾼다.
차폐·twist·겹침·via는 서로 다른 경로를 조절하는 선택이다.