Jung 2025 · a-IGO 계면과 열 안정성
Thermally Robust, Highly Reliable Amorphous Oxide Semiconductor Transistors for sub-10 nm Cell-On-Peri Vertical Channel DRAM Transistors
a-IGO/전극 계면의 양이온·산소 이동을 계산과 원소 분석으로 연결한다. 100 nm VCT의 550 °C 열 안정성과 평면 소자의 NBTI를 구분해 제시한다.
Kyooho Jung; Ha-Jun Sung; Yunjin Jang; Kwang-Hee Lee; Daehyuk Son; Youngkwan Cha; Jung-Kyun Kim; Na-Rae Han; Hyerim Hong; Moonil Jung; Jee-Eun Yang; Sangwook Kim
2025 IEEE International Electron Devices Meeting (IEDM) · 2025
원문에서 읽은 핵심
근거와 조건IGZO는 500 °C 후에도 HRTEM/FFT에서 비정질을 유지하지만 Vt가 음으로 이동한다. 900K AIMD에서 Zn 이동성이 크고, E1/IGO도 산소 부족 경로를 따른 In/Ga 이동을 보인다. E2/IGO는 cation/O 교환이 작으며 SIMS·EDX가 계산 경향을 지지한다. Zn 제거와 전극 선택을 함께 한 효과다. 조건: 재료·구조: a-IGO=amorphous InGaO; 본문의 E2 조합에 Fig. 5는 TiN 라벨 사용; VCT Lch=100 nm·SiO₂ GI·Mo gate; 열실험: 평면 450/500/550 °C; VCT 500/550 °C N₂; NBTI 분리: 평면 E2/IGO·500 °C post-anneal; 85 °C/−2 MV/cm/Vd=0.1 V/2000 s; ΔVt=−8 mV; 모델 조건: AIMD 900K, 200atom, 3fs, 300eV; DFT-GGA/VASP; 실험 550 °C와 계산 900K는 별도 조건 근거 유형: 평면 OS-TFT·100 nm VCT 전기적/열/NBTI 측정, SIMS·TEM/EDX, AIMD·DFT 계면 메커니즘.
DFT/PDOS는 Zn 이동으로 생긴 under-coordinated In(In-UCD)을 shallow donor/trap의 기원으로 제시한다. Cation diffusion은 산화된 S/D 표면에 주로 분포한다. Oxygen out-diffusion과 metal redistribution이 함께 channel defect·Vt·Ioff에 연결되는 계면 메커니즘이다. 조건: 재료·구조: a-IGO=amorphous InGaO; 본문의 E2 조합에 Fig. 5는 TiN 라벨 사용; VCT Lch=100 nm·SiO₂ GI·Mo gate; 열실험: 평면 450/500/550 °C; VCT 500/550 °C N₂; NBTI 분리: 평면 E2/IGO·500 °C post-anneal; 85 °C/−2 MV/cm/Vd=0.1 V/2000 s; ΔVt=−8 mV; 모델 조건: AIMD 900K, 200atom, 3fs, 300eV; DFT-GGA/VASP; 실험 550 °C와 계산 900K는 별도 조건 근거 유형: 평면 OS-TFT·100 nm VCT 전기적/열/NBTI 측정, SIMS·TEM/EDX, AIMD·DFT 계면 메커니즘.
평면 E2/IGO는 550 °C 후 ΔVt<0.1 V와 안정적인 Ion/SS를 보인다. Fig. 10은 Lg=1/2/5 µm 비교를 표시하며, 본문은 0.5–5 µm 범위에서 Vt 변화<0.1 V를 기술한다. 성능 기록의 전압 단위 V는 본문과 그림을 따른다. 초록의 0.1eV 원표기는 단위 정정 메모에 보존한다. 조건: 재료·구조: a-IGO=amorphous InGaO; 본문의 E2 조합에 Fig. 5는 TiN 라벨 사용; VCT Lch=100 nm·SiO₂ GI·Mo gate; 열실험: 평면 450/500/550 °C; VCT 500/550 °C N₂; NBTI 분리: 평면 E2/IGO·500 °C post-anneal; 85 °C/−2 MV/cm/Vd=0.1 V/2000 s; ΔVt=−8 mV; 모델 조건: AIMD 900K, 200atom, 3fs, 300eV; DFT-GGA/VASP; 실험 550 °C와 계산 900K는 별도 조건 근거 유형: 평면 OS-TFT·100 nm VCT 전기적/열/NBTI 측정, SIMS·TEM/EDX, AIMD·DFT 계면 메커니즘.
500 °C post-anneal E2/IGO 평면 소자의 NBTI는 85 °C, −2 MV/cm, Vd=0.1 V, 2000 s에서 ΔVt=−8 mV, ΔSS<1 mV/dec를 보인다. Ion은 µA/µm로 정규화되며 약 1.1 수준이다. 저자는 DRAM 기준 |ΔVt|<27 mV 및 10-year reliability 기준선과 비교한다. 조건: 재료·구조: a-IGO=amorphous InGaO; 본문의 E2 조합에 Fig. 5는 TiN 라벨 사용; VCT Lch=100 nm·SiO₂ GI·Mo gate; 열실험: 평면 450/500/550 °C; VCT 500/550 °C N₂; NBTI 분리: 평면 E2/IGO·500 °C post-anneal; 85 °C/−2 MV/cm/Vd=0.1 V/2000 s; ΔVt=−8 mV; 모델 조건: AIMD 900K, 200atom, 3fs, 300eV; DFT-GGA/VASP; 실험 550 °C와 계산 900K는 별도 조건 근거 유형: 평면 OS-TFT·100 nm VCT 전기적/열/NBTI 측정, SIMS·TEM/EDX, AIMD·DFT 계면 메커니즘.
VCT는 100 nm channel length, a-IGO/E2 S/D, SiO₂ GI, Mo gate를 사용한다. 550 °C N₂ 후 ΔVt<10 mV이며 SS/Ion의 작은 변화를 보고한다. VCT 열 안정성, 평면의 550 °C ΔVt<0.1 V, 평면 NBTI는 각각 구조·측정 항목이 구분되는 실험이다. 조건: 재료·구조: a-IGO=amorphous InGaO; 본문의 E2 조합에 Fig. 5는 TiN 라벨 사용; VCT Lch=100 nm·SiO₂ GI·Mo gate; 열실험: 평면 450/500/550 °C; VCT 500/550 °C N₂; NBTI 분리: 평면 E2/IGO·500 °C post-anneal; 85 °C/−2 MV/cm/Vd=0.1 V/2000 s; ΔVt=−8 mV; 모델 조건: AIMD 900K, 200atom, 3fs, 300eV; DFT-GGA/VASP; 실험 550 °C와 계산 900K는 별도 조건 근거 유형: 평면 OS-TFT·100 nm VCT 전기적/열/NBTI 측정, SIMS·TEM/EDX, AIMD·DFT 계면 메커니즘.
비교표는 this work의 anneal 550 °C, SS=87 mV/dec, Vt=0.1 V, ΔVt=0.0 V, Ion=1.1µA/µm 및 NBTI 85 °C/−2 MV/cm/2000 s/−8 mV를 요약한다. 공통 benchmark 값과 개별 평면/VCT 실험 조건을 원문 위치와 함께 보관한다. 조건: 재료·구조: a-IGO=amorphous InGaO; 본문의 E2 조합에 Fig. 5는 TiN 라벨 사용; VCT Lch=100 nm·SiO₂ GI·Mo gate; 열실험: 평면 450/500/550 °C; VCT 500/550 °C N₂; NBTI 분리: 평면 E2/IGO·500 °C post-anneal; 85 °C/−2 MV/cm/Vd=0.1 V/2000 s; ΔVt=−8 mV; 모델 조건: AIMD 900K, 200atom, 3fs, 300eV; DFT-GGA/VASP; 실험 550 °C와 계산 900K는 별도 조건 근거 유형: 평면 OS-TFT·100 nm VCT 전기적/열/NBTI 측정, SIMS·TEM/EDX, AIMD·DFT 계면 메커니즘.