읽고 나면 설명할 수 있어요.
- 증착·식각·평탄화가 셀의 어느 부분을 만드는지 설명한다.
- BL과 저장 노드를 만드는 순서에 따라 달라지는 정렬·열 조건을 이해한다.
- 재료 시험, 개별 공정 모듈, 통합 구조의 개발 단계를 연결한다.
공정은 모양·막·접속을 만들어 가는 일입니다.
- 1재료를 깎아 채널과 배선이 들어갈 형상을 만듭니다.
- 2표면에 얇은 절연막과 필요한 재료를 입힙니다.
- 3전극과 접촉부를 연결해 전기가 흐를 경로를 완성합니다.
각 작업이 다음 단계의 표면과 형상을 바꿉니다. 실제 순서는 집적 방식에 맞춰 정합니다.
학습용 일반 개념도공정은 작은 입체 구조를 만드는 일입니다
작은 구멍을 낸 판에 재료를 채우고, 그 위에 다시 다른 층을 얹는 장면을 떠올려 보세요. 반도체도 비슷하게 층과 공간을 차례로 만듭니다. 막을 더하는 증착, 남길 모양을 정하는 패터닝, 재료를 제거하는 식각이 기본 동작입니다. 이 동작을 반복해 채널·게이트·배선·절연막을 구성합니다.
여기서 중요한 것은 옆에서 본 단면입니다. 위에서 같은 폭으로 보이는 구멍도 아래로 갈수록 좁아지면, 나중에 채울 재료의 두께와 서로 떨어져 있어야 할 전극 사이의 간격이 달라집니다. 초기 마스크의 폭과 완성된 채널의 폭을 따로 보는 이유가 여기에 있습니다.
수직 셀을 제작한 사례에서는 분리용 산화막의 경사를 조절해 V자형 공간을 더 수직으로 만들고, 이웃 WL 사이의 절연을 개선했습니다. 산화막을 성장시키는 과정에서 Si 일부가 소비되는 효과도 최종 pillar 크기에 반영됩니다. 공정 조건은 완성된 단면과 전기 특성을 함께 보며 읽으면 이해하기 쉽습니다.
전류가 지나갈 길과 절연할 면을 함께 만듭니다
전류가 셀을 드나들려면 배선·접촉·채널이 연속된 길을 이루어야 합니다. 게이트와 채널 사이에는 전계를 전달하면서 직접 전류를 막는 절연막이 필요합니다. 같은 작은 공간 안에서 잘 이어질 부분과 잘 떨어질 부분을 동시에 만드는 셈입니다.
금속과 채널이 만나는 접촉면에 산화층이 생기면 전류가 지나가는 데 추가 저항이 생깁니다. 절연막을 얇게 만들면 게이트의 제어가 달라지고, 접촉 부근의 공간과 전계도 함께 바뀝니다. 따라서 단면의 막 두께와 전류 변화는 한 묶음으로 살펴보는 것이 좋습니다.
산화물 수직 채널의 제작 사례에서는 아래쪽 전극의 산화, 접촉 면적, 절연막과 spacer 두께를 조절하며 구동전류의 변화를 비교했습니다. Si 셀의 접합을 만드는 열처리에서도 전기적으로 활성화된 불순물과 그 분포가 함께 작용합니다. 최종 전류는 이렇게 연결된 여러 구간의 결과입니다.
BL과 저장 노드, 어느 쪽을 먼저 만들까요?
수직 채널의 양 끝에는 BL과 저장 노드가 연결됩니다. 한쪽을 먼저 만든 뒤 wafer를 지지체에 붙여 뒤집으면 반대쪽을 가공할 수 있습니다. 조립 중인 물체를 뒤집어 뒷면을 마무리하는 작업처럼, 먼저 완성한 부분은 이후의 가공을 견뎌야 합니다.
BL-first는 BL을 먼저 만든 뒤 본딩·뒷면 박막화를 거쳐 저장 노드를 형성합니다. SN-first는 저장 노드를 먼저 만들고 후속 BL을 형성합니다. 순서가 바뀌면 본딩 전에 평평하게 만들 표면, 뒤집은 뒤 접촉을 맞출 위치, 나중에 가해지는 열의 영향을 받는 구조가 바뀝니다.
아래 공정 비교 모델은 이 차이를 정렬 오차와 열 영향으로 풀어 보여 줍니다. SN-first의 선택에는 저장 노드 쪽 표면을 충분히 평탄하게 만든다는 조건이 함께 들어 있습니다. 실제 BL-first 제작 사례와 비교하면, 각 재료와 접속 구조에 맞추어 순서를 정하는 과정을 볼 수 있습니다.
뒤집기 전후로 BL과 저장 노드는 어디에 놓일까요?
- Fig.3의 위쪽 (a)와 아래쪽 (b)에서 먼저 만들어진 BL 또는 SNC/SN 표시를 찾습니다.
- 화살표를 따라 오른쪽으로 이동하며 본딩 계면과 뒤집힌 채널의 방향을 비교합니다.
- Fig.4의 평탄화·정렬·열 영향 세 행을 읽고, 아래 단면에서 접촉이 옆으로 어긋날 때 남는 공간을 살펴봅니다.
먼저 만든 구조가 다음 공정의 표면·정렬·열 조건을 정합니다. 공정 순서는 완성 구조와 함께 선택합니다.
BL-first와 SN-first를 구성한 순차 집적 모델. 본딩 전후에 형성하는 BL·SN의 위치와 순서를 비교한다.
공정 순서 모델의 평탄화·post-bond overlay·열 영향 비교. BL-first <4.4 nm, SN-first <6.3 nm 조건과 SN 평탄화 가정을 함께 읽는다.
열처리는 재료를 바꾸는 과정입니다
열처리는 재료 내부의 원자가 이동하고 결함이나 접합 상태가 바뀌는 시간입니다. 온도에 더해 유지 시간과 주변 기체도 중요합니다. 앞에서 쌓은 여러 막은 같은 열처리를 함께 겪으므로, 원하는 변화와 주변 구조의 변화를 나란히 살펴봅니다.
확산 길이의 식은 이 누적 효과를 이해하는 출발점입니다. D는 원자가 퍼지는 정도를 나타내는 확산계수이고, T(t)는 시간에 따른 온도입니다. 실제 D의 크기는 재료·농도·결함에 따라 정해집니다. 이 식을 보면 온도와 유지 시간을 함께 기록해야 하는 이유가 보입니다.
InGaZnO 채널에서는 400 °C·1시간의 형성 가스 열처리와 산소 열처리를 조성·문턱전압 분포와 연결해 평가했습니다. Zn이 없는 a-IGO 채널의 별도 사례는 100 nm 길이 수직 소자를 550 °C N₂ 조건에서 평가했습니다. 재료 분석과 전기 측정을 함께 사용해, 어느 계면에서 원소 이동이 일어났는지와 동작이 얼마나 변했는지를 연결합니다.
확산 길이의 학습 근사입니다. 시간에 따른 온도 이력을 적분하며 확산계수는 재료·농도·결함 조건에 대응시킵니다.
- 해당 방향의 특성 확산 길이 (m)
- 확산계수 (m²/s)
- 시간에 따른 절대온도 (K)
- 열 이력의 시간과 적분 변수 (s)
작은 공정 모듈에서 전체 셀로 연결합니다
새 구조를 개발할 때는 어려운 부분을 먼저 작은 시험 구조로 만듭니다. 깊은 채널을 식각하는 모듈, 얇은 막으로 게이트를 채우는 모듈, 뒷면에 접촉과 커패시터를 만드는 모듈이 그 예입니다. 이후 이들을 하나의 흐름으로 연결하며 앞 공정과 뒤 공정의 영향을 조정합니다.
전후면을 모두 활용하는 Flip DRAM 확장 제안에서는 전면과 후면 모듈을 각각 개발하고 TEM으로 제작 형상을 제시했습니다. 제안된 순서는 채널 형성, 전면 소자 제작, 본딩과 뒤집기, 기판 제거, 후면 저장부 형성으로 이어집니다. 커패시터를 나중에 만들거나 ALD 게이트의 채움 특성을 활용하는 선택도 이 순서 속에 놓입니다.
여기서 제작 이미지로 살펴볼 것은 각 모듈의 형상입니다. 연결된 전체 배치의 저항·용량은 기생성분 추출로, 회로 동작은 SPICE로, 프로그램 영향은 시스템 모델로 평가합니다. 형상을 만드는 단계에서 실제 동작을 설명하는 단계까지 차례로 연결하면 공정 개발의 다음 목표가 선명해집니다.
핵심을 연결해 볼까요?
- 공정은 재료를 더하고 제거하며 전류 경로와 절연 공간을 만드는 과정이다.
- 제작 순서에 따라 정렬·평탄화·열 이력을 받는 구조가 달라진다.
- 공정 모듈의 형상과 전체 셀의 전기 동작을 단계별로 연결해 이해한다.