Lee 2015 · 온도와 적응형 타이밍
Adaptive-latency DRAM: Optimizing DRAM timing for the common-case
DDR3 115개 모듈의 온도·타이밍 여유를 profiling한다. 적응형 timing table 제안과 별도 실제 시스템 평가로 소자 여유의 시스템 영향을 보여 준다.
Donghyuk Lee; Yoongu Kim; Gennady Pekhimenko; Samira Khan; Vivek Seshadri; Kevin Chang; Onur Mutlu
2015 IEEE 21st International Symposium on High Performance Computer Architecture (HPCA) · 2015
원문에서 읽은 핵심
근거와 조건3개 제조사의 2010–2014년 DDR3 115 모듈을 FPGA로 profiling했다. 온도 제어는 목표 ±0.5 °C, 데이터 패턴 8개·각 시험 10회이며 read/write를 별도로 평가했다. 근거 유형: DDR3 타이밍 실험.
모듈별 보존 guard-band를 유지하는 비교에서 55 °C의 평균 tRCD/tRAS/tWR/tRP 감소율은 17.3/37.7/54.8/35.2%다. 85 °C의 평균 read/write 지연 합 감소는 21.1/34.4%다. 근거 유형: 115 모듈 profiling.
AL-DRAM은 DIMM·온도별 timing table을 controller가 사용하는 제안이다. 표본 온도 5점과 256 ms 갱신 주기를 예로 제시하며, 온도 변화 관측은 최대 약 0.1 °C/s다. 근거 유형: controller 구조 제안.
실기 시스템은 AMD Opteron 4386·6×4 GB ECC DDR3-1600이다. 기본 13.75/35/15/13.75 ns에서 10/23.75/10/11.25 ns로 tRCD/tRAS/tWR/tRP를 설정했다. 관측 DRAM 온도는 30–39 °C였다. 근거 유형: 실기 설정·온도.
35개 워크로드의 다중 코어/스레드 구성 평균 성능은 10.5%, 메모리 집약 그룹은 14.0%, 비집약 그룹은 2.9% 개선됐다. 6개 ECC 모듈의 33일 연속 실행에서 관측 오류 수는 0건으로 보고한다. 근거 유형: 실기 성능·관측 기간.
메모리 집약 다중 코어의 평균 개선은 2 rank 1 channel/1 rank 2 channel/2 rank 2 channel에서 10.6/5.2/2.9%였다. DDR3-1600 4 GB 모듈의 IDD1 조건 전력 감소 5.8%는 DRAM 계산기로 추정했다. 근거 유형: 병렬성 민감도·전력 추정.
전하 공유·sense amplification·restore·precharge를 timing과 연결한다. 55 nm 파라미터의 회로 모델에서 restore 마지막 5%전하에 42%, precharge 마지막 5%에 45%의 시간이 사용된다고 설명한다. 근거 유형: 회로 모델·타이밍 물리.