Fujii 2024 · 산화물 OCTRAM
Oxide-Semiconductor Channel Transistor DRAM (OCTRAM) with 4F² Architecture
InGaZnO GAA VCT와 275Mbit OCTRAM을 제작한다. 접촉 산화·GI/spacer·BEOL chemistry를 구동·변동·초저누설 측정에 연결한다.
Shosuke Fujii; Tseng Fu Lu; Keiji Ikeda; Szu Yao Chang; Kei Sakamoto; Lu Wei Chung; Mutsumi Okajima; Jhen-Yu Tsai; Toshifumi Kuroda; Chung Peng Hao; Shinji Miyano; Mei Chuan Peng; Kimitoshi Okano; Martin Sillero; Akihiro Kajita; Chung Lin Huang; Takeshi Fujimaki; Chiang-Lin Shih
2024 IEEE International Electron Devices Meeting (IEDM) · 2024
원문에서 읽은 핵심
근거와 조건GI 및 ALD InGaZnO 증착 중 bottom electrode 산화층이 형성된다. Electrode-C 계면의 M/O EDS 신호와 Id saturation을 연결하여 접촉 저항이 Ion을 제한함을 보인다. 최적 전극 A/증착 조합은 큰 Ion과 상·하 접촉의 유사한 극성 응답을 제공한다. 전극 A/B/C의 실제 금속종은 익명 표기로 제시된다. 조건: 전류 정규화: Ion µA/cell; 2T1C Ioff A/cell; 10⁶-cell 병렬 총 전류를 셀 수로 정규화; 측정·열 조건: 2T1C 누설 90 °C; 상·하 극성시험 0/1 V; FGA400 °C1 h; 어레이 지표: Fig. 17 fail rate는 무눈금 상대축; 원문 17개 그림의 어레이 검증은 동작 전압별 fail rate 근거 유형: 26 nm InGaZnO GAA VCT·275Mbit OCTRAM 제작, I–V/wafer 통계·FGA 실험, TCAD 전계/Vo 변동 분석.
Gate oxide thinning으로 Ion은 약 1.5→4µA/cell, 추가 spacer thinning으로 15µA/cell 수준까지 증가한다. 저자는 GI thinning의 gate control 및 contact-area 증가, spacer thinning의 series resistance 감소와 source fringing-field 증가를 원인으로 설명한다. 최종 Ion 조건은 Vg=2 V다. 조건: 전류 정규화: Ion µA/cell; 2T1C Ioff A/cell; 10⁶-cell 병렬 총 전류를 셀 수로 정규화; 측정·열 조건: 2T1C 누설 90 °C; 상·하 극성시험 0/1 V; FGA400 °C1 h; 어레이 지표: Fig. 17 fail rate는 무눈금 상대축; 원문 17개 그림의 어레이 검증은 동작 전압별 fail rate 근거 유형: 26 nm InGaZnO GAA VCT·275Mbit OCTRAM 제작, I–V/wafer 통계·FGA 실험, TCAD 전계/Vo 변동 분석.
Random Vo 위치에 따른 TCAD는 source 근처 Vo 부재가 Ion을 낮추는 injection 병목을 보인다. 얇은 spacer의 fringe field가 전자 주입을 강화하고 normalized ΔIon 변동을 줄인다. Fig. 8 모델은 표면 Vo 농도 4×10¹⁸cm⁻³ 표기를 사용한다. 조건: 전류 정규화: Ion µA/cell; 2T1C Ioff A/cell; 10⁶-cell 병렬 총 전류를 셀 수로 정규화; 측정·열 조건: 2T1C 누설 90 °C; 상·하 극성시험 0/1 V; FGA400 °C1 h; 어레이 지표: Fig. 17 fail rate는 무눈금 상대축; 원문 17개 그림의 어레이 검증은 동작 전압별 fail rate 근거 유형: 26 nm InGaZnO GAA VCT·275Mbit OCTRAM 제작, I–V/wafer 통계·FGA 실험, TCAD 전계/Vo 변동 분석.
90 °C 2T1C 구조로 10⁻¹⁸A/cell 이하의 OFF current를 평가한다. 10⁶-cell 병렬 측정은 Vg=−1 V에서 대부분 wafer 영역의 총 전류가 약 10⁻¹¹A noise floor 미만이므로 셀당<10⁻¹⁷A인 균일성 검증이다. 이 두 검증은 각각 다른 측정 감도와 정규화를 갖는다. 조건: 전류 정규화: Ion µA/cell; 2T1C Ioff A/cell; 10⁶-cell 병렬 총 전류를 셀 수로 정규화; 측정·열 조건: 2T1C 누설 90 °C; 상·하 극성시험 0/1 V; FGA400 °C1 h; 어레이 지표: Fig. 17 fail rate는 무눈금 상대축; 원문 17개 그림의 어레이 검증은 동작 전압별 fail rate 근거 유형: 26 nm InGaZnO GAA VCT·275Mbit OCTRAM 제작, I–V/wafer 통계·FGA 실험, TCAD 전계/Vo 변동 분석.
BEOL의 oxygen out-diffusion/hydrogen inflow는 Vth를 음으로, 과도한 oxygen 공급은 양으로 이동시킬 수 있다. Composition1은 균형 상태를 보인다. 최적 flow는 400 °C 1 h FGA 후 작은 Vth 변화를 유지하고, O₂ anneal 온도·시간 증가는 local σVth를 절반 이하로 낮춘다. 조건: 전류 정규화: Ion µA/cell; 2T1C Ioff A/cell; 10⁶-cell 병렬 총 전류를 셀 수로 정규화; 측정·열 조건: 2T1C 누설 90 °C; 상·하 극성시험 0/1 V; FGA400 °C1 h; 어레이 지표: Fig. 17 fail rate는 무눈금 상대축; 원문 17개 그림의 어레이 검증은 동작 전압별 fail rate 근거 유형: 26 nm InGaZnO GAA VCT·275Mbit OCTRAM 제작, I–V/wafer 통계·FGA 실험, TCAD 전계/Vo 변동 분석.
275Mbit OCTRAM은 WL/BL pitch54/63 nm와 1024/808-cell subarray 길이로 제작된다. VCCP 증가에 따라 fail rate가 감소하다 약 2 V 부근부터 개선이 완만해진다. Fig. 17의 VNWL을 −0.4→−1.0 V 방향으로 더 음으로 설정할수록 fail rate가 낮아진다. Nominal WL/BL 전압은 2.4/−1 V 및 1.1/0 V다. 조건: 전류 정규화: Ion µA/cell; 2T1C Ioff A/cell; 10⁶-cell 병렬 총 전류를 셀 수로 정규화; 측정·열 조건: 2T1C 누설 90 °C; 상·하 극성시험 0/1 V; FGA400 °C1 h; 어레이 지표: Fig. 17 fail rate는 무눈금 상대축; 원문 17개 그림의 어레이 검증은 동작 전압별 fail rate 근거 유형: 26 nm InGaZnO GAA VCT·275Mbit OCTRAM 제작, I–V/wafer 통계·FGA 실험, TCAD 전계/Vo 변동 분석.