읽고 나면 설명할 수 있어요.
- 재공·완료량·생산 소요시간·납기 지연이 각각 세는 대상을 설명한다.
- 셀과 주변회로가 합류할 때 필요한 준비 상태와 품질 정보를 이해한다.
- Wafer당 배치 수, 최종 양품 수, 양품당 비용을 단계별로 연결한다.
좋은 소자를 많이 만들려면, 생산 흐름도 함께 봅니다.
- 1공정 앞에서 기다리는 물량을 보세요.
- 2작업과 검사에 걸리는 시간이 다음 흐름에 영향을 줍니다.
- 3일정 시간의 완성 수량과 그중 정상 제품 수를 구분해 봅니다.
개별 공정의 성능과 공장 전체의 속도·양품 수를 연결합니다.
학습용 일반 개념도공장은 많은 wafer가 이동하는 흐름입니다
여러 주문을 동시에 처리하는 작업장을 떠올려 보세요. 작업 중인 주문과 완성해 내보낸 주문은 서로 다른 수량입니다. 반도체 공장에서는 장비를 기다리거나 가공 중인 wafer를 재공, 즉 WIP라고 하고, 정해진 기간에 완성한 수를 처리량이라고 합니다.
하나의 lot는 여러 wafer를 함께 관리하는 단위입니다. 각 lot가 투입되어 완료될 때까지의 시간이 cycle time이며, 이 안에는 가공과 대기 시간이 모두 들어갑니다. 장비에 어떤 lot를 먼저 보낼지 정하는 배차는 이 대기와 완료 시점을 바꾸는 결정입니다.
아래 그림은 이 결정을 시뮬레이션으로 배우고 평가하는 구조입니다. 대기열과 성과 지표를 받아 다음 작업을 선택하고, 바뀐 생산 결과를 다시 받아 봅니다. 장비 고장·묶음 처리·준비 시간·제품 구성을 포함하면 실제 공장의 흐름에 가까운 질문을 다룰 수 있습니다.
다음 lot를 고르는 결정은 어떤 정보를 받아 어떻게 평가할까요?
- 오른쪽 Simulator와 가운데 interface 사이의 dispatching decision 화살표를 찾습니다.
- 반대 방향으로 돌아오는 KPIs와 queues를 읽고, 완료 결과와 대기 상태가 다음 결정의 입력이 되는 흐름을 따라갑니다.
- 왼쪽 Optimizer에서 여러 환경으로 이어진 연결을 보며 여러 생산 조건에서 정책을 비교하는 구성을 살펴봅니다.
배차는 현재 대기열을 보고 다음 작업을 고른 뒤 생산 결과를 다시 평가하는 반복 과정입니다.
배차 정책과 이산사건 simulator의 관측·행동·KPI 연결. PPO/CMA-ES의 학습 구조를 비교한다.
두 생산 흐름이 만나면 준비 시점이 중요합니다
빠른 장비 앞에서도 필요한 재료가 준비될 때까지 기다릴 수 있습니다. 반대로 앞 단계에서 너무 많이 보내면 대기열이 길어집니다. 여러 lot를 모아 처리하는 장비에서는 묶음이 갖추어지는 시점까지 함께 생각해야 합니다.
셀과 주변회로를 따로 만드는 흐름은 본딩에서 만나게 됩니다. 여기서는 두 wafer의 준비 완료, 검사 통과, 맞는 recipe, 지지체와 본더의 가용성을 함께 살펴보는 생산 모형을 구성할 수 있습니다. 개별 장비의 빠르기와 합류 지점의 대기를 연결하는 방법입니다.
아래 시뮬레이션 결과는 생산 부하 조건을 바꾸었을 때 납기 지연과 완료 wafer 수가 어떻게 달라지는지 보여 줍니다. 학습한 조건과 새로운 조건을 함께 비교하므로, 한 조건의 좋은 배차가 다른 흐름에서 어떤 결과를 만드는지 살펴볼 수 있습니다.
생산 조건이 바뀌면 지연과 완료량의 개선이 함께 움직일까요?
- 왼쪽 Tardiness와 오른쪽 Completed Wafers를 구분하고 세로축이 각각의 개선율임을 읽습니다.
- 같은 A–F 조건을 양쪽 그래프에서 짝지어 보고 0 기준선 위·아래와 상자 분포를 비교합니다.
- 학습에 포함된 결과를 표시한 빨간 X와 새로운 조건의 분포를 살펴보며 조건 변화의 영향을 읽습니다.
납기 지연과 완료량은 함께 평가할 지표입니다. 같은 조건을 양쪽에서 대응시키면 배차 선택의 효과가 보입니다.
산업 loading별 일반화 시험. 학습에 사용한 조건과 새로운 조건에서 지연·완료량 개선의 분포를 구분한다.
검사 결과를 생산 중의 결정으로 연결합니다
검사는 무엇을 바꾸어야 하는지 알려 주는 관찰입니다. 정렬 지도는 접속 위치의 어긋남을, 접속 chain 저항은 전기 경로를, 음향 영상은 계면의 빈 공간을 보여 줍니다. 서로 다른 관찰을 같은 wafer의 위치와 이력에 연결하면 원인을 좁혀 갈 수 있습니다.
아래 그림처럼 edge void가 늘어난 조건을 발견했다면, 검사한 면적과 감도, void의 크기·좌표, die의 배치를 함께 기록합니다. 그래야 관찰한 공간 결함이 어느 die와 접속에 영향을 주는지 추적할 수 있습니다.
생산 관리에서는 같은 장비·recipe·영역·측정 정의의 값을 시간순으로 묶어 변화를 살펴봅니다. 이것이 SPC를 이해하는 출발점입니다. 변화가 나타난 뒤 보류, 추가 검사, 공정 조건 조정과 최종 양품 수를 연결하면 검사 자료가 실제 의사결정으로 이어집니다.
이 빈 공간 관측을 생산 손실과 연결하려면 무엇을 더 기록할까요?
- 가로축의 wafer 휨과 세로축의 edge void 개수를 읽어 관측한 두 변수를 구분합니다.
- 여러 점의 개수 차이를 살펴보고 각 점에 대응하는 wafer·공정 조건이 필요함을 생각합니다.
- 각 void의 위치·크기를 die 배치와 연결해 어떤 접속이 영향을 받을지 추적하는 단계를 떠올립니다.
결함의 개수에 위치·검사 조건·die 정보를 연결하면 관찰이 양품 판단에 쓰이는 자료가 됩니다.
원래 top-wafer warpage와 관찰 edge-void 수의 실험. 잔류응력·flip/chuck release 조건과 함께 해석한다.
Wafer에 놓이는 die와 최종 양품을 나누어 셉니다
셀과 주변회로를 포개면 die 면적을 효율적으로 사용할 수 있습니다. 같은 wafer에 배치할 수 있는 die 수가 gross die count입니다. 이후 전기 검사와 본딩·조립을 거쳐 사용할 수 있게 된 수가 최종 양품 수입니다.
16Gb COP 설계의 비교는 같은 설계 규칙에서 wafer당 gross die 수가 20% 이상 늘어나는 면적 이득을 보고합니다. 이 출발 수량을 최종 양품으로 연결하려면 셀·주변회로의 검사 결과와 wafer 짝짓기, 본딩·후속 검사에서의 통과 이력을 이어 붙입니다.
아래 수량식의 각 항은 앞 단계까지의 이력을 가진 물량이 다음 단계를 통과할 조건부 비율입니다. 같은 투입 집단을 따라가며 재작업과 보류를 기록하면, 어느 단계에서 수량이 줄고 어느 개선이 최종 완료 수를 늘리는지 설명할 수 있습니다.
연속 단계의 조건부 수량 모델입니다. 같은 투입 집단을 기준으로 앞 단계 통과 이력을 조건에 포함합니다.
- 같은 범위의 투입 수와 최종 양품 수 (개)
- 이전 이력에 따른 i단계 조건부 통과확률 (0–1)
완성한 양품 한 개에 든 비용을 봅니다
생산의 마지막 질문은 같은 기간과 비용 범위에서 사용할 수 있는 칩을 얼마나 완성했는지입니다. 가공·본딩·검사·조립에 사용한 비용을 최종 양품 수로 나누면 양품 한 개당 비용이 됩니다. 분자와 분모가 같은 생산 범위를 가리키도록 정하는 것이 첫 단계입니다.
배차가 바뀌면 장비 앞 대기와 납기, 완료량이 달라집니다. 본딩 조건이 바뀌면 검사와 재작업, 폐기 수량도 달라질 수 있습니다. 그래서 장비 이용률과 함께 양품 완료량·후속 손실·추가 검사 비용을 나란히 살펴보면 의사결정의 전체 효과가 보입니다.
산업 데이터 기반의 배차 시뮬레이션에서는 조건별로 납기 지연 최대 약4%, 완료량 약1%의 개선을 보고했습니다. 이처럼 공정·생산 모형에서 찾은 선택을 실제 비용 계산에 연결할 때는 해당 기간의 투입 비용과 최종 양품 수를 사용합니다. ‘기간당 양품 수’와 ‘양품당 비용’을 함께 보는 것이 생산 흐름을 마무리하는 방법입니다.
비용 집계와 최종 양품 수의 생산 범위·기간을 맞춥니다.
- 같은 범위에서 집계한 총비용 (원)
- 그 범위의 최종 양품 수 (개)
- 양품 한 개당 비용 (원/개)
핵심을 연결해 볼까요?
- 재공·완료량·생산 소요시간은 흐름의 서로 다른 모습을 보여 준다.
- 검사한 위치와 생산 이력을 연결하면 결함 관측을 양품 판단으로 이어갈 수 있다.
- Wafer당 배치 수에서 최종 양품 수로, 다시 양품당 비용으로 차례로 계산한다.