RESEARCH NOTE · 2026

Lee 2026 · 소자–배열–회로 모델

Open DRAM Model—Part I: Cross-Layer Device, Array, and Circuit Analysis With BL-to-BL Coupling Mitigation for 4F² VCT DRAM

TCAD·compact model·분포 RC·SPICE를 연결한다. 작은 BL 부하와 큰 직접 결합이 공존하는 조건에서 차폐와 folded-like twisted BLSA를 평가한다.

저자

Kiseok Lee; Seongkwang Lim; Suman Datta; Shimeng Yu

발표

IEEE Journal on Exploratory Solid-State Computational Devices and Circuits · 2026

DOI10.1109/jxcdc.2026.3704358

원문 페이지

원문에서 읽은 핵심

근거와 조건

BL-first와 SN-first 공정 순서를 구성하고 SN planarization을 제어하는 가정에서 SN-first를 기준 모델로 사용 조건: BL-first: cell→BL→bonding→backside thinning/planarization→SN. SN-first: cell→SN→bonding→backside thinning/planarization→BL. Post-bond overlay 모델은 각각 <4.4 nm/<6.3 nm이며, SN-first 기준에는 SN 평탄화 제어를 가정한다. 커패시터 열 예산 예시는 600 °C·30 min이다. 근거 유형: 구성한 공정 순서 모델 비교.

PDF p3–4 Fig 3–4 · PDF p. 3

대칭 WL2.79F/BL2.79F를 채택하는 pitch·패터닝 절충 조건: 대칭 WL/BL pitch=2.79F/2.79F. WL/BL=2.6F/3F 대비 WL pitch +7.4%, BL pitch 약−7%, Cs −11%인 geometry 비교다. 근거 유형: 형상·pitch 모델.

PDF p4 Table 2; Fig 5 · PDF p. 4

CBA 접속 경로별 본딩 수·면적·추가 BL capacitance 비교 조건: Dielectric-1/Dielectric-2/HCB 경로의 본딩 수는 1/3/2회, 셀 효율은 73/76/78%, CNA 대비 PERI 면적은 3.5/3/3.5배, 추가 BL 용량은 0.216/0.204/0.139 fF인 배치·기생성분 모델이다. 근거 유형: 배치·기생성분 모델.

PDF p5 Fig 7–8 · PDF p. 5

전하 공유의 초기 BL 신호 확대와 FBE·underlap에 따른 전하 손실을 같은 모델에서 비교한다. 조건: D/R=12.5 nm에서 소자 DC의 Ion 비교 바이어스는 VDD=1.1 V다. Cs=4 fF, 1280 cells/BL·1024 cells/WL과 CBL 25→5.8 fF에서 저자가 보고한 초기 ΔVBL은 75.8→204.1 mV다. VCT Case 1/2/3 총손실은 265.95/183.63/110.16 mV, margin은 −61.8/20.5/93.9 mV다. tRAS=28 ns·tRP=14 ns, 보존 64 ms, RH 10⁴ toggles와 tRC 자극 1.5×10⁶의 모델 조건이다. 사이트의 이상적 전하 공유 계산은 조절 가능한 교육용 VDD를 사용한다. 교육용 Cs=4 fF·CBL=5.8 fF·VDD=1 V에서 계산한 ΔVBL은 204.1 mV다. 근거 유형: TCAD·전하 손실 모델.

PDF p3 baseline; p5 Table 3 · PDF p. 3

차폐와 coupling에 따른 동적 센싱 비교 조건: Unshielded/full-shield/half-shield의 CBL=5.8/14.8/11.1 fF, 직접 coupling=3.96/0.47/2.76 fF다. Nominal tRC는 unshielded 센싱 실패/full 15.1 ns/half 15 ns이며 BCAT 기준은 21.5 ns다. Half-shield 잔여 45.97 mV에서 3σ SA offset 40.4 mV를 제외한 순여유는 5.57 mV다. Cs·CBL·SA 변동의 RSS 조합은 6.28σ로 평가한다. 근거 유형: 분포 RC·SPICE.

PDF p6–8 Fig 9–12; Table 4–5 · PDF p. 6

folded-like twisted BLSA는 인버터·극성·배선을 결합해 센싱을 개선 조건: BCAT/half-shield/twisted BLSA의 nominal tRC=21.5/15/12 ns, 전하 공유 시간 CS=3/1.2/0.8 ns, SA 시간=3.7/3.3/1.4 ns인 SPICE 비교다. Nominal 조건과 논문에 정의한 변동 조건을 각각 평가한다. 근거 유형: SPICE 회로 비교.

PDF p8–9 Fig 13–14 · PDF p. 8

Consequently, we primarily adopt the SN -first flow as the Phase -2 4F² VCT baseline integration scheme.

PDF p.4 §III.B, Fig. 3–4 · CC BY 4.0 공개 원문 발췌 · PDF p. 4

그림으로 읽는 논문

**Fig. 3**
BL-first와 SN-first를 구성한 순차 집적 모델. 본딩 전후에 형성하는 BL·SN의 위치와 순서를 비교한다.
그림 정보
Kiseok Lee 외, 2026, Fig. 3, DOI 10.1109/jxcdc.2026.3704358. 원본 그림의 패널·축을 유지한 추출 이미지. CC BY 4.0.
PDF p. 4 · CC BY 4.0

**Fig. 4**
공정 순서 모델의 평탄화·post-bond overlay·열 영향 비교. BL-first <4.4 nm, SN-first <6.3 nm 조건과 SN 평탄화 가정을 함께 읽는다.
그림 정보
Kiseok Lee 외, 2026, Fig. 4, DOI 10.1109/jxcdc.2026.3704358. 원본 그림의 패널·축을 유지한 추출 이미지. CC BY 4.0.
PDF p. 4 · CC BY 4.0

**Fig. 8**
CNA와 CBA 접속 후보의 모델 비교. 본딩 횟수·셀 효율·PERI 면적·추가 BL 용량은 제안 geometry의 조건이다.
그림 정보
Kiseok Lee 외, 2026, Fig. 8, DOI 10.1109/jxcdc.2026.3704358. 원본 그림의 패널·축을 유지한 추출 이미지. CC BY 4.0.
PDF p. 5 · CC BY 4.0

**Fig. 9**
6F²와 4F² 모델의 BL 기생성분. 총 CBL 감소와 직접 BL 결합 증가를 서로 다른 항으로 읽는다.
그림 정보
Kiseok Lee 외, 2026, Fig. 9, DOI 10.1109/jxcdc.2026.3704358. 원본 그림의 패널·축을 유지한 추출 이미지. CC BY 4.0.
PDF p. 6 · CC BY 4.0

**Fig. 14**
제안 BLSA의 SPICE 센싱 영역·nominal 타이밍·동작 파형. Cs·CBL·SA offset과 회로 조건을 포함한 모델 결과다.
그림 정보
Kiseok Lee 외, 2026, Fig. 14, DOI 10.1109/jxcdc.2026.3704358. 원본 그림의 패널·축을 유지한 추출 이미지. CC BY 4.0.
PDF p. 8 · CC BY 4.0

연결된 학습 파트

LEARN셀 구조와 기본 동작 LEARN커패시터와 저장 노드 LEARNBL·WL 배선과 결합 LEARN센싱과 주변회로 LEARN공정·재료와 열 이력 LEARN본딩과 3D 접속 LEARN신뢰성과 불량 검증 LEARN타이밍·전력과 시스템